|
İÇİNDEKİLER
Önsoz
Kısaltmalar
Terim Karşılıkları
Önsöz xv
Kitap Hakkında xvi
Bölüm 1. Giriş: Bilgisayar Mimarisi ve Bilgisayar Organizasyonu 19
1.1. Bilgisayar Mimarisi ve Bilgisayar Organizasyonu Kavramları 19
1.2. Bilgisayar Mimarisi ve İşlemci Mimarisi Sınıflama Metodolojisi 20
1.2.1. Bilgisayar Mimarisi: Sistem Düzeyinde Sınıflama Yaklaşımı 21
1.2.2. İşlemci Mimarisi: Komut İşleme ve Donanım Açısından Yaklaşım 25
1.3. Dijital Mantık ve Boole Cebri 26
1.3.1. Lojik / Mantıksal Tasarım 26
1.3.2. Boole Cebri 28
1.4. Bilgisayar Sistemlerinin Katmanlı Yapısı 28
1.5. Bilgisayarın Ana Bileşenleri 30
1.6. Bilgisayar Mimarisini Bilmek ve Epistemolojik Temeller 31
1.6.1. Mimari: “Donanımı Anlayan Yazılım” 31
1.6.2. Organizasyon: "Gerçek Donanımın Davranışını Tahmin Etmek" 32
1.7. Bilgisayar Mimarilerinin Tarihsel Gelişimi 32
1.8. Bellek ve Saklama/Depolama Hiyerarşisine Genel Bakış 34
1.9. Modern Mimari Eğilimleri ve Gelecek Perspektifi 35
1.10. Taşbaskıdan Litografiye: Baskı Sanatından Nanoteknolojiye 37
1.11. Özet 39
1.12. Sorular 39
Bölüm 2. İşlemciler: Sınıflaması, Mimarileri ve Organizasyonu 41
2.1. Temel İşlemci Mimarileri 42
2.1.1. Bellek ve İşlem Birimi Bağlantısına Dayalı Sınıflama: Von–Neumann ve Harvard 42
2.1.2. Komut Yapısına Göre İşlemci Sınıflaması: RISC ve CISC 43
2.1.3. İşlemci Mimari Türlerinin Kesişimi: RISC, CISC, Harvard/Von Neumann 44
2.2. İşlemci Bileşenleri ve Organizasyonu 46
2.2.1. Aritmetik Mantık Birimi (ALU) 47
2.2.2. İşlemci Kontrol Birimi ≈ Processor Control Unit 48
2.2.3. Saklayıcılar ≈ Registers 50
2.2.4. Veri ve Adres Yolları 53
2.3. Bellek Hiyerarşisi ve Cep–Bellek (Cache Memory) Bellek Organizasyonu 54
2.4. İşlemci Performansını Etkileyen Faktörler 57
2.5. Gelişmiş İşlemci Mimarileri ve Tarihsel Süreç 59
2.6. Özet 61
2.7. Sorular 61
Bölüm 3. Komut Kümesi Mimarisi ISA 63
3.1. Bilgisayar Sistemlerinde Katmanlı Soyutlama Modeli ve ISA’nın Yeri 63
3.2. Komut Kümesi Mimarisi ISA Sınıflaması 65
3.2.1. Geleneksel Klasik ISA’lar 66
3.2.2. Modern (Basitleştirilmiş / RISC Tabanlı) ISA’lar 67
3.3. Modern ISA’lar: x86–64, ARM, RISC–V 68
3.3.1. x86–64 (AMD64 / Intel 64) ISA 68
3.3.2. ARM (Advanced RISC Machine) ISA 69
3.3.3. RISC–V ISA 71
3.4. ISA SIMD ve ISA Vektör Eklentileri 72
3.4.1. Vektör Eklentisi Komut Kümeleri 72
3.5. Klasik ISA Komut Türleri 74
3.6. Bellek Adresleme Modlar 76
3.6.1. Temel Adresleme Modları 77
3.6.2. Modern İşlemcilerde Modern Adresleme Modları 79
3.6.3. Adresleme Modlarının Performans ve Mikro–Mimari Etkileri 80
3.7. RISC ve CISC Komut Yapısı Karşılaştırılması 81
3.8. Özet 83
3.9. Sorular 83
Bölüm 4. Bellek Yönetim Birimi: Bellek Hiyerarşisi ve Sanal Bellek 85
4.1. Bellek Hiyerarşisi: Saklayıcılar, Cep Bellek ve Ana Bellek 86
4.1.1. Saklayıcılar ≈ Registers 86
4.1.2. Cep Bellek ≈ Cache Memory 87
4.1.3. Ana Bellek ve NVRAM ≈ Main Memory and NVRAM 89
4.2. Disk/Depolama Birimleri (SSD/HDD) 91
4.3. Doğrusal Bellek Yapısında Fiziksel Adres ve Sanal Adres 92
4.3.1. Fiziksel Bellek 92
4.3.2. Fiziksel Adres ve Sanal Adres 94
4.3.3. Fiziksel Bellekteki Doğrusallık Kırılmaları 94
4.3.4. NUMA Mimarisi ve Topolojisi 95
4.4. Sanal Bellek Yapısı 96
4.4.1. Sanal Bellek Oluşturmanın Amacı 96
4.4.2. Sayfalama ≈ Paging 97
4.4.3. Dilimleme ≈ Segmentation 99
4.4.4. Sayfalama ve Dilimleme Birlikteliği 100
4.4.5. Bellek ve Disk İkilisinde Yer–değiştirme ≈ Swapping 100
4.5. Bellek Yönetim Birimi (BYB) ≈ Memory Management Unit (MMU) 102
4.5.1. Bellek Yönetim Biriminin Temel Görevleri 102
4.5.2. Bellek Yönetim Biriminin İç Bileşenleri 104
4.6. Cep Bellek Organizasyonu 106
4.6.1. Doğrudan Erişimli Cep Bellek 107
4.6.3. Yarı Bağlantılı Cep Bellek 107
4.6.4. Cep Bellek Yer–değiştirme Politikaları ≈ Cache ment Policies 108
4.6.5. Cep Bellek Tutarlılığı ≈ Cache Coherency 109
4.7. Modern Bellek Teknolojileri: DDR5, HBM, NVRAM, Optane 111
4.7.1. DDR Bellek Teknolojisi (DDR1–DDR5) 111
4.7.2. HBM ≈ High Bandwidth Memory 112
4.7.3 NVRAM ≈ Non–Volatile RAM 113
4.7.4. Intel Optane 113
4.8. Özet 113
4.9. Sorular 114
Bölüm 5. Veri Aktarımı ve Giriş/Çıkış Birimleri Organizasyonu 115
5.1. Veri Aktarımına Giriş 115
5.1.1. İşlemci–Bellek–G/Ç İlişkisi 116
5.1.2. G/Ç Alt Sisteminin Temel İşlevleri 117
5.1.3. G/Ç Performans Ölçütleri ≈ Latency, Throughput, Bandwidth 118
5.2. Sistem Veri Yolları 119
5.2.1. Paralel ve Seri Veri Yolları 119
5.2.2. Adres, Veri ve Kontrol Hatları 121
5.2.3. Seri Veri Yollarında Hat Yapısı 122
5.2.4. Erişim Hakemliği ve Veri Yolu Çatışmaları 126
5.2.5. Geçmişten Günümüze Yaygın Kullanılan Arabirim Standartları 126
5.3. G/Ç Veri Aktarım Teknikleri 127
5.3.1. Yoklamalı G/Ç ≈ Polling I/O 127
5.3.2. Kesme Tabanlı G/Ç ≈ Interrupt–Driven I/O 128
5.3.3. Doğrudan Bellek Erişimi ≈ Direct Memory Access (DMA) 129
5.3.4. DMA Denetleyicisi ve Çalışma Şekli 130
5.4. Kesme Mekanizması 132
5.4.1. Kesme Türleri: Donanım ve Yazılım 132
5.4.2. Kesme Vektörü ve Kesme Hizmet Rutini 133
5.4.3. Kesme Önceliklendirme ve PIC/APIC Mimarisi 135
5.4.4. Kesme ve İstisna Farkı 136
5.5. Bellek Haritalı ve Port Adresli G/Ç 136
5.8. Özet 137
5.9. Sorular 137
Bölüm 6. Modern Veri Depolama Sistemleri ve RAID Mimarileri 139
6.1. Depolama Birimleri ≈ Storage Units 140
6.2. Sabit Diskler (HDD) ve Bileşenleri 142
6.2. Sabit Diskin Fiziksel Yapısı ve Verinin Yazılma Düzeni 144
6.2.1. Verinin Yazıldığı Plakalar 145
6.2.2. İzler ≈ Tracks 145
6.2.3. Sektörler ≈ Sectors 6.2.4. Silindir ≈ Cylinder 146
6.2.5. Okuma/Yazma Kafası ≈ Read/Write Head 148
6.2.6. Lojik Blok Adresleme ≈ Logical Block Addressing (LBA) 148
6.3. Katıhal Sürücüleri ≈ Solid State Drive (SSD) 151
6.3.1. Katıhal Sürücü Tasarım Bileşenleri 151
6.3.2. SSD’lerde Verinin Yazılma Düzeni 153
6.3.3. NAND Hücre Tipine Göre SSD Türleri 154
6.4. Optik Diskler ve Manyetik Bantlar 155
6.4.1. Optik Disk Teknolojisinin Temelleri 155
6.4.2. Optik Disk Türleri: CD, DVD, Blu–ray 155
6.4.3. Manyetik Bant Teknolojisinin Temelleri 156
6.5. RAID Mimarileri 157
6.5.1. RAID Mimarisi Kavramının Temelleri ve Organizasyonu 157
6.5.2. RAID Düzeyleri ve Özellikleri 158
6.5.3. RAID Sistemlerinde Dikkat Edilmesi Gerekenler 159
6.6. Modern ve Alternatif Depolama Mimarileri 159
6.6.1. ZFS ve RAID–Z Türevi 160
6.6.2. Hata Düzeltme Kodlaması ≈ Erasure Coding (EC) 161
6.7. Ağ Tabanlı Depolama Sistemleri 161
6.8.1. Ağa Bağlı Depolama Sistemi ≈ Network Attached Storage (NAS) 162
6.8.2. Depolama Alanı Ağı ≈ Storage Area Network (SAN) 162
6.8.3. Bulut Depolama ≈ Cloud Storage 163
6.8. Özet 165
6.9. Sorular 165
Bölüm 7. İşlemci Organizasyonu: İşlemci, Mikroişlemci ve Mikrodenetleyiciler 167
7.1. İşlemci, Mikroişlemci, Mikrodenetleyici ve İşlem Birimi Kavramları 168
7.1.1. İşlemci ve Mikroişlemci Arasındaki Fark 171
7.1.2. Mikrodenetleyici ve Mikroişlemci Arasındaki Fark 171
7.1.3. Modern İşlemci Mimari Bileşenleri 172
7.1.4. Diğer Özel İşlemci Türleri: DSP, GPU, APU, SoC ve FBGA 174
7.2. Kontrol Birimi Organizasyonu ve Veri–İşleme–Yolu 179
7.2.1. Veri–işleme–yolu Organizasyonu 179
7.2.2. Kontrol Birimi Organizasyonu 180
7.3. Komut Yürütme Aşamaları ve Pipeline Komut İşleme Organizasyonu 181
7.3.1. Komut Yürütme Aşamaları 182
7.3.2. Pipeline Yapıda Performansı Etkileyen Olumsuzluklar 183
7.4. Saklayıcılar ve Saklayıcı Dosyası Organizasyonu 185
7.5. ALU Organizasyonu ve Modern ALU Özellikleri 186
7.5.1. ALU Tasarım İlkeleri 187
7.5.2. Pipeline Mimaride ALU İlişkisi 188
7.6. Özet 188
7.7. Sorular 189
Bölüm 8. İşlemci Denetim Birimi 191
8.1. Denetim Biriminin Görevleri 192
8.2. Üretilen Tipik Kontrol İşaretleri Örneği 193
8.3. Sabit–devreli Denetim Birimi ≈ Hardwired Control Unit 194
8.4. Mikro–programlı Denetim Birimi 197
8.5. Modern Denetim Birimlerinde Pipeline Mimari Etkileşimi 200
8.7. Özet 201
8.8. Sorular 201
Bölüm 9. Pipeline Komut Yürütme Mimarisi ve İşlemci Performansı 203
9.1. Pipeline Yaklaşımının Temel Mantığı 203
9.1.1. Pipeline Aşamaları: Klasik 5–katmanlı Örnek 204
9.1.2. Pipeline Mimarini Getirdiği Kazanç: Hızlanma ≈ Speedup 206
9.2. Pipeline Yapıda Veri Bağımlığı ve Sınırlamalar 208
9.2.1. Pipeline Mimarinin Sınırlamaları 210
9.3. Modern İşlemcilerde Pipeline Uygulamaları 211
9.3.1. Modern Pipeline Uygulamasında Süperskaler İşlemciler 212
9.3.2. Pipeline Mimarisinde Grafik İşlemciler 213
9.4. Yapay Zeka ve Derin Öğrenme Hızlandırıcılarında Pipeline Yapı 215
9.5. Dijital İşaret İşleme (DSP) Birimleri ve Pipeline Mimari 215
9.6. Modern İşlemcilerde Hızlanma Analiz Sonuçları 216
9.7. Pipeline Mimaride Dikkat Edilmesi Gerekenler 217
9.8. Özet 219
9.9. Sorular 219
Bölüm 10. Kesme Mekanizması: IRQ/NMI, Kesme Hizmet Rutini 221
10.1. Sistemlerde Kesme Mekanizması Gerekliliği 221
10.2. Kesme Mekanizması Yapısı 223
10.2.1. Kesme Mekanizması Bileşenleri ve İşlemci/Denetleyici Farkı 224
10.2.2. Maskelenebilir ve Maskelenemeyen Kesmeler 228
10.2.3. Kesme Vektör Tablosu 229
10.2.4. Kesme Sürecinde Öncelik Durumları 230
10.3. Kesmenin Tetiklenmesi ve Üretilmesi 231
10.3.1. Yazılım Kaynaklı Kesmeler 232
10.3.2. Donanım Kaynaklı Kesme 233
10.3.4. İç–içe Kesme: Kesme Süreci İçinde Yeni Kesme İsteği 233
10.4. Adım Adım Klasik Kesme Davranışı 234
10.5. Pipeline Mimarisi ile Kesme Etkileşimi 235
10.5.1. Hassas Kesme ve Belirsiz Kesme Kavramları 235
10.5.2. Kesme Gecikmesi ve Pipeline Derinliği 236
10.5.3. Mimari Örnekler: MIPS, ARM ve x86 Pipeline–Kesme Yönetimi 236
10.6. Kesme ile İstisna Arasındaki Farklar 237
10.7. Özet 238
10.8. Sorular 238
Bölüm 11. Mikrodenetleyici Mimarileri ve Organizasyonu 239
11.1. Mikrodenetleyici Mimarisinin Kavramsal Temeli 239
11.1.1. Donanım Organizasyonunun Temel Bileşenleri 240
11.1.2. Mimari Evrim ve Performans Eğilimleri 241
11.2. Mikrodenetleyicilerde Kesme Mekanizması 245
11.3. Yaygın Mikrodenetleyici Mimarileri: 8051, PIC, AVR, ARM, RISC–V 264
11.3.1. Intel 8051 Mikrodenetleyicisi 246
11.3.2. Microchip PIC Serisi Mikrodenetleyiciler 247
11.3.3. Atmel AVR Mikrodenetleyicileri 249
11.3.4. ARM Cortex–M Serisi 250
11.3.5. RISC–V Mikrodenetleyicileri 252
11.4. Örnek Bir Mikrodenetleyici İncelmesi: 8051 Ailesi 253
11.4.1. 8051 Mikrodenetleyicisinin Genel Yapısı 254
11.4.2. 8051 Çevre Birimleri 254
14.4.3. 8051’de Kesme Mekanizması 255
11.4.4. 8051’in ISA’sı: Komut Kümesine Genel Bir Bakış 259
11.5. Özet 265
11.6. Sorular 266
Bölüm 12. Mimari Açıdan Motorola ve Intel Aileleri 267
12.1. Motorola İşlemcilerinin Genel Özellikleri 267
12.1.1. Motorola 68K Serisi İşlemciler ve Temel Özellikleri 268
12.1.2. Motorola 68K Mimari Ayrıntıları 269
12.1.3. Motorola 68K Serisi Sonrası Gelişmeler 270
12.1.4. Power PC İşlemcisi ve Sonrası 271
12.1.5. Motorola Akıllı Telefon İşlemcileri 271
12.2. Intel İşlemcilerinin Genel Özellikleri 272
12.2.1. Intel İşlemciler ve Temel Özellikleri 273
12.2.2. Intel Mimari Ayrıntıları 273
12.2.3. Pentium Serisinin Sonu ve Core Serisinin Başlangıcı 275
12.2.4. Intel Core i9–14900KS 275
12.3. Motorola ve Intel Ailelerin Karşılaştırılması 276
12.3.1. Motorola 68K ve Intel x86 Serilerin Karşılaştırması 276
12.3.2. Motorola ve Intel İşlemcilerinin Organizasyon Karşılaştırılması 277
12.4. Motorola ve Intel Dışında İşlemciler: ARM, MIPS, SPARC, Dec Alpha 280
12.4.1. ARM Mimarisi (Advanced RISC Machines) 280
12.4.2. MIPS Mimarisi 281
12.4.3. SPARC (Ölçeklenebilir İşlemci Mimarisi) 282
12.4.4. PowerPC ≈ IBM – Motorola – Apple 283
12.4.5. DEC Alpha 284
12.4.6. IBM z/Architecture ≈ Mainframe İşlemcileri 285
12.4.7. GPU Mimarileri ≈ NVIDIA, AMD 285
12.4.8. RISC–V 286
12.5. Özet 287
12.6. Sorular 288
Bölüm 13. Taşınabilir Cihaz Mimarileri 289
13.1. Gelişmiş Mobil İşlemci Türleri 291
13.2. Bellek ve Saklama Organizasyonu 292
13.2.1. LPDDR Bellekler ≈ Low Power Double Data Rate Memory 292
13.2.2. Cep (Cache) Bellek ve Hiyerarşi 293
13.2.3. Flash Saklama Birimi ve UFS/eMMC 294
13.3. Mobil Cihazlarda Enerji Verimliliği ve Güç Yönetimi 295
13.3.1. Dinamik Voltaj ve Frekans Ölçeklemesi (DVFS/AVFS) 295
13.3.2. Uyku ve Düşük Güç Modları 298
13.4. Taşınabilir Sistem İşlemci Mimarisi ARM 298
13.4.1. ARM (Advanced RISC Machines) ve RISC Felsefesi 298
13.4.2. ARM Mimarisi Temel Özellikleri 299
13.4.3. ARM Mimarisi Aileleri 304
13.5. “big.LITTLE” Çekirdek Yapısı ve Heterojen Tasarım 306
13.6. Özet 307
13.7. Sorular 308
Bölüm 14. Yapay Zeka için Bilgisayar Mimarileri / Donanımlar 309
14.1. Yapay Zeka Uygulamasının İşlem Süreci ve Paralellik Doğallığı 309
14.1.1. Derin Öğrenmede İleri Geçiş ve Geri Yayılım 310
14.1.2. Sinir Ağlarında Nöron İşlemleri 310
14.2. Yapay Zeka Uygulamaları Özel Donanım Birimleri 312
14.2.1. Grafik İşleme Birimi ≈ Graphics Processing Unit (GPU) 312
14.2.3. Tensör İşleme Birimi ≈ Tensor Processing Unit (TPU) 313
10.2.4. Sinirsel İşlem Birimi ≈ Neural Processing Unit (NPU) 314
14.2.5. GPU, TPU ve NPU Karşılaştırması 315
14.2.6. Vaka Analizi: Google TPU Mimarisi 315
14.3. Derin Öğrenme İşlem Akışı 316
14.4. Uç Yapay Zeka (Edge AI) ve Donanım Tabanlı Öğrenme 317
14.5. Tipik Bir Yapay Zeka Sunucu Sistemi 318
14.5.1. Büyük YZ Modellerinde GPU ve Hızlandırıcıların Rolü 319
14.6. Yapay Zeka Uygulaması Geliştirme Framework Altyapısı 320
14.6.1. Framework ile Mimari/Donanım İlişkisi 320
14.6.2. Yazılım Mimarisi ile Donanım Katmanları Arasındaki Etkileşim 320
14.6.3. Yapay Zeka Framework Türleri 321
14.7. Komple Yapay Zeka Bulutunda Gerekli Sunucu Türleri 324
14.7.1. Sunucu Sistemlerinin Üreticileri 324
14.7.2. Yapay Zeka Sunucuları Ağ Topolojisi 325
14.7.3. Uygulama Sunucusu ile Model Sunucusu İlişkisi 326
14.8. Özet 327
14.9. Sorular 327
Bölüm 15. İşlemci Tasarımında En Alt Organizasyon Seviyesi 329
15.1. Kombinezonsal Devre Tasarımı 329
15.1.1. Örnek: 1–bitlik Toplayıcı Devresi Tasarımı 331
15.1.2. Örnek: Aritmetik Mantık Birim (ALU) Tasarımı 332
15.2. Ardışıl Mantıksal Devre Tasarımı 334
15.3. Mantıksal Devre Tasarımında Algoritmik Yaklaşım 337
15.4. Basit 4–bitlik İşlem Birimi Tasarımı 338
15.5. Özet 15.6. Sorular 345
Bölüm 16. Biyolojik Bilgisayarlar ve Yeni Nesil Bilgi İşleme Mimarileri 347
16.1. DNA, Protein ve Hücre Tabanlı Bilgi İşleme 349
16.1.1. DNA Tabanlı Bilgi İşleme 349
16.1.2. Protein Tabanlı Bilgi İşleme 351
16.1.3. Hücre Tabanlı Bilgi İşleme 352
16.1.4. Biyolojik Bilgisayar Yaklaşımlarının Karşılaştırılması 353
16.2. Biyolojik Bilgisayarların Mimari Yaklaşımı 353
16.2.1. Mimari Temel: Von Neumann Dışı Bir Yapı 353
16.2.2. Mimari Katmanlar 354
16.2.3. Biyolojik Donanım Bileşenleri 354
16.2.4. Mimari Özellikler ve Sistem Dinamikleri 355
16.2.5. Mimari Sınıflandırma Önerisi 355
16.3. Biyolojik Bilgisayarların Teknik Özellikleri 356
16.3.1. İşlem Hızı ve Paralellik 357
16.3.2. Hata Toleransı ve Kendini Onarma Özelliği 358
16.3.3. Enerji Verimliliği, Ölçeklenebilirlik ve Depolama Yoğunluğu 358
16.4. Olası Uygulama Alanları: Tıp, Yapay Zeka ve Nano–biyoteknoloji 359
16.4.1. Tıp ve Biyomedikal Uygulamalar 359
16.4.2. Yapay Zeka ve Biyomoleküler Hesaplama 360
16.4.3. Nano Sistemler ve Biyoentegre Teknoloji 361
16.5. Biyolojik Bilgisayar Proje Örnekleri 361
16.5.1. DNA Tabanlı Kanser Hücresi Algılayıcı Biyolojik Bilgisayar 362
16.5.2. CL1: İnsan Beyin Hücreleriyle Çalışan İlk Ticari Biyolojik Bilgisayar 363
16.5.3. DNA Tabanlı Moleküler Mantık Devreleri ile Kanser Tanısı 365
16.6. Biyolojik Bilgisayarlarda Etik, Biyogüvenlik ve Toplumsal Sorumluluk 367
16.7. Özet 368
16.8. Sorular 369
Bölüm 17. İşletim Sistemi ile Bilgisayar Mimarisi Etkileşimi 371
17.1 İşletim Sistemlerinin Genel Yapısı ve Mimarisi 372
17.1.1 İşletim Sisteminin Temel Bileşenleri 373
17.1.2 İşletim Sistemi Mimarisi Türleri 376
17.1.3. İşletim Sisteminin Donanımla Etkileşim Noktaları 377
17.2. Bağlam Anahtarlama ve Saklayıcıların Korunması 378
17.3. Ayrıcalık Düzeyleri ve Halka Organizasyonu 379
17.4. Bellek Yönetim Birimi (MMU) ve Çeviri Önbelleği (TLB) Organizasyonu 380
17.5. Donanım Destekli Güvenlik 381
17.5.1 Mimari Yaklaşımlar 381
17.5.2 İşletim Sistemi Üzerindeki Etkiler 382
17.6. Özet 383
17.7. Sorular 383
Ek 1. RISC–V Assembly Laboratuvar Deneyleri 385
Deney 1. Toplama ve Çıkarma İşlemleri 387
Deney 2. Koşullu Dallanma ve Karar Yapısı 387
Deney 3. Döngü ve Sayaç Uygulaması 388
Deney 4. Dizi Üzerinde Toplama 388
Deney 5. Basit Giriş/Çıkış İşlemleri (Simülasyon Ortamında) 389
Deney 6. Sabit Sayıların Toplanması 390
Deney 7. Koşullu Dallanma 390
Deney 8. Döngü ile Sayı Sayma 391
Deney 9. Dizi Elemanlarının Toplanması 392
Deney 10. Faktöriyel Hesaplama 392
Deney 11. Klavyeden Girilen İki Sayıyı Karşılaştırma 393
Deney 12. Fibonacci Serisinin İlk 10 Elemanını Hesaplama ve Belleğe Yazma 394
Deney 13. Bir Sayının Asal Olup Olmadığını Belirleme 395
Deney 14. RISC–V ile İki Sayının OBEB (GCD) Hesaplanması 396
Kaynakça 399
Dizin 410 |
Bilgisayar, Teknoloji Kitapları 
